AMD微代码升级：锐龙9000核心间延迟骤降58％(锐龙9000x)

新书9月18日消息，AMD CCD IOD Chiplest设计已经使用了好几代，这是完美的，但在最新的锐龙9000系列中，核心之间的延迟突然增加，最高可达200纳秒左右。

好吧，最新的AGESA 1.2.0.2版微代码这个问题终于解决了。

上周，华硕率先推出600系列主板1.2.0.2版微代码。

硬件爱好者使用锐龙99 9950X、ROG CROSSHAIR X670E GENE、CapFramex实测显示，对比1.2.0.1旧版微码，瑞龙9000系列的核心延迟从180纳秒减少到75纳秒，高达58纳秒％。

1.2.0.1

1.2.0.2

当然，不同处理器、主板的情况略有差异，一些测试显示，从200纳秒降至95纳秒，幅度仍为52.5秒％。

一些网民发现，一些基准测试的性能也更好，例如，CineBench R23多核跑分提高400-600分，当然幅度不大，只有1左右％。

不过，也有人指出，瑞龙9000的核心延迟并不是真正的问题，但之前的显示并不准确，现在已经恢复正常。

[本文结尾]如需转载，请务必注明出处：新书

责任编辑：上面的文Q

文章内容报告