AMDZen5锐龙9000内核布局解密：512位浮点单元大变(锐龙9000x)

新书10月7日消息，Nemez、Fitzchens Fitz、Highyieldyt等多位大神共同完成了Zen5架构锐龙9000系列的核心解密，包括高清照片、模块分布图。

锐龙9000系列延续了chiplet布局，包括一两个CCD、IOD。

在CCD升级架构的同时，制造工艺也从N5开始 5nm升级为N4P 4nm，IOD和瑞龙7000系列完全一样，工艺还是N6 6nm。

CCD整体布局如上，包括左右两排共8个Zen5 CPU核心，夹在中间的所有核心共享32MB三级缓存。

注意看，与以往一样，三级缓存的两排粉色长条区域是为3D缓存预留的TSV硅通孔，将用于瑞龙9000X3D系列。

下面是系统管理单元(SMU)、电源管理单位(PMU)、I/O互联模块，以及两个Infinity Fabric高速互联通道模块模块(IFoP)，它们在EPYC上的作用更大。

左下角的紫色区域被标记为测试/调试。

仔细看每一个核心，左侧大面积为矢量执行单元，主要用于浮点操作，完全支持512浮点路径，可用于AVX-512指令，因此面积相当大，位于核心和整个CCD边缘，由于浮点计算热量大，散热方便。

右侧为二级缓存，与之相连的是三级缓存。

可以看到中间部分由指令预取和解码、分支预测、微操缓存、调度器等组成的最重要的前端模块，以及32KB一级指令缓存、48KB一级数据缓存、整数执行单元、载入/存储单元。

IOD部分并不新鲜，GPU核心、显示引擎、多媒体引擎、128流处理器128-bit DDR5-5600内存控制器，28个PCIE 5.0控制器、USB 3.x/2.0控制器，两个IFOP端口。

是的，没有原生USB4，X870E/X870上的接口均来自板载第三方主控。

[本文结尾]如需转载，请务必注明出处：新书

责任编辑：上面的文Q

文章内容报告